為了克服大的通道損耗,PCle5.0接收端的均衡能力也會更強一些。比如接收端的 CTLE均衡器采用了2階的CTLE均衡,其損耗/增益曲線有4個極點和2個零點,其直流增益可以在-5~ - 15dB之間以1dB的分辨率進行調整,以精確補償通道損耗的 影響。同時,為了更好地補償信號反射、串擾的影響,其接收端的DFE均衡器也使用了更復 雜的3-Tap均衡器。對于發(fā)射端來說,PCle5.0相對于PCIe4.0和PCIe3.0來說變化不大, 仍然是3階的FIR預加重以及11種預設好的Preset組合。PCI-E的信號測試中否一定要使用一致性測試碼型?PCI-E測試PCI-E測試PCI-E測試

綜上所述,PCIe4.0的信號測試需要25GHz帶寬的示波器,根據(jù)被測件的不同可能會 同時用到2個或4個測試通道。對于芯片的測試需要用戶自己設計測試板;對于主板或者 插卡的測試來說,測試夾具的Trace選擇、測試碼型的切換都比前代總線變得更加復雜了;
在數(shù)據(jù)分析時除了要嵌入芯片封裝的線路模型以外,還要把均衡器對信號的改善也考慮進 去。PCIe協(xié)會提供的SigTest軟件和示波器廠商提供的自動測試軟件都可以為PCle4. 0的測試提供很好的幫助。 青海PCI-E測試方案PCI-E 3.0及信號完整性測試方法;

雖然在編碼方式和芯片內部做了很多工作,但是傳輸鏈路的損耗仍然是巨大的挑戰(zhàn),特 別是當采用比較便宜的PCB板材時,就不得不適當減少傳輸距離和鏈路上的連接器數(shù)量。 在PCIe3.0的8Gbps速率下,還有可能用比較便宜的FR4板材在大約20英寸的傳輸距離 加2個連接器實現(xiàn)可靠信號傳輸。在PCle4.0的16Gbps速率下,整個16Gbps鏈路的損耗 需要控制在-28dB @8GHz以內,其中主板上芯片封裝、PCB/過孔走線、連接器的損耗總 預算為-20dB@8GHz,而插卡上芯片封裝、PCB/過孔走線的損耗總預算為-8dB@8GHz。
整個鏈路的長度需要控制在12英寸以內,并且鏈路上只能有一個連接器。如果需要支持更 長的傳輸距離或者鏈路上有更多的連接器,則需要在鏈路中插入Re-timer芯片對信號進行 重新整形和中繼。圖4.6展示了典型的PCle4.0的鏈路模型以及鏈路損耗的預算,圖中各 個部分的鏈路預算對于設計和測試都非常重要,對于測試部分的影響后面會具體介紹。
PCIe4.0的測試夾具和測試碼型要進行PCIe的主板或者插卡信號的一致性測試(即信號電氣質量測試),首先需要使用PCIe協(xié)會提供的夾具把被測信號引出。PCIe的夾具由PCI-SIG定義和銷售,主要分為CBB(ComplianceBaseBoard)和CLB(ComplianceLoadBoard)。對于發(fā)送端信號質量測試來說,CBB用于插卡的測試,CLB用于主板的測試;但是在接收容限測試中,由于需要把誤碼儀輸出的信號通過夾具連接示波器做校準,所以無論是主板還是插卡的測試,CBB和CLB都需要用到。PCI-E X16,PCI-E 2.0,PCI-E 3.0插口區(qū)別是什么?

Cle4.0測試的CBB4和CLB4夾具無論是Preset還是信號質量的測試,都需要被測件工作在特定速率的某些Preset下,要通過測試夾具控制被測件切換到需要的設置狀態(tài)。具體方法是:在被測件插入測試夾具并且上電以后,可以通過測試夾具上的切換開關控制DUT輸出不同速率的一致性測試碼型。在切換測試夾具上的Toggle開關時,正常的PCle4.0的被測件依次會輸出2.5Gbps、5Gbps-3dB、5Gbps-6dB、8GbpsP0、8GbpsP1、8GbpsP2、8GbpsP3、8GbpsP4、8Gbps走pcie通道的M.2接口必定是支持NVME協(xié)議的嗎?廣西PCI-E測試熱線
PCI-E3.0定義了11種發(fā)送端的預加重設置,實際應用中應該用那個?PCI-E測試PCI-E測試PCI-E測試
相應地,在CC模式下參考時鐘的 抖動測試中,也會要求測試軟件能夠很好地模擬發(fā)送端和接收端抖動傳遞函數(shù)的影響。而 在IR模式下,主板和插卡可以采用不同的參考時鐘,可以為一些特殊的不太方便進行參考 時鐘傳遞的應用場景(比如通過Cable連接時)提供便利,但由于收發(fā)端參考時鐘不同源,所 以對于收發(fā)端的設計難度要大一些(比如Buffer深度以及時鐘頻差調整機制)。IR模式下 用戶可以根據(jù)需要在參考時鐘以及PLL的抖動之間做一些折中和平衡,保證*終的發(fā)射機 抖動指標即可。圖4.9是PCIe4.0規(guī)范參考時鐘時的時鐘架構,以及不同速率下對于 芯片Refclk抖動的要求。PCI-E測試PCI-E測試PCI-E測試
在測試通道數(shù)方面,傳統(tǒng)上PCIe的主板測試采用了雙口(Dual-Port)測試方法,即需要 把被測的一條通道和參考時鐘RefClk同時接入示波器測試。由于測試通道和RefClk都是 差分通道,所以在用電纜直接連接測試時需要用到4個示波器通道(雖然理論上也可以用2個 差分探頭實現(xiàn)連接,但是由于會引入額外的噪聲,所以直接電纜連接是常用的方法),這種 方法的優(yōu)點是可以比較方便地計算數(shù)據(jù)通道相對于RefClk的抖動。但在PCIe5.0中,對于 主板的測試也采用了類似于插卡測試的單口(Single-Port)方法,即只把被測數(shù)據(jù)通道接入 示波器測試,這樣信號質量測試中只需要占用2個示波器通道。圖4.23...