數(shù)字信號MIPI測試一致性測試

移動產(chǎn)/處理器接口MIPI(mobileindustryprocessorinter-face)是為移動應(yīng)用處理器制定開放標(biāo)準(zhǔn)，旨在為移動設(shè)備內(nèi)部的攝像頭、顯示屏、射頻，基帶等提供標(biāo)準(zhǔn)化接口。它使這些設(shè)備的接口既能增加帶寬，提高性能，同時又能降低成本、復(fù)雜度、功耗以及電磁干擾。MIPI并不是一個單一的接口或協(xié)議，而是包含了一套協(xié)議和標(biāo)準(zhǔn)，以滿足各種子系統(tǒng)獨特的需求。D-PHY提供了主機(jī)和從機(jī)之間的同步物理連接。一個典型的DPHY配置包含一個時鐘通道模塊和一至四個數(shù)據(jù)通道模塊。D-PHY采用差分信號與另一端的D-PHY連通以高速傳輸圖像數(shù)據(jù)，低速傳輸控制與狀態(tài)信息則采用單端信號進(jìn)行。MIPI測試接口引腳定義；數(shù)字信號MIPI測試一致性測試

MIPI顯示器工作組DickLawrence在一份聲明中稱，“這一標(biāo)準(zhǔn)給從簡單的低端設(shè)備、到高復(fù)雜性的智能電話、再到更大型手持平臺的移動系統(tǒng)帶給重大好處。移動產(chǎn)業(yè)一直期待著統(tǒng)一到一種開放標(biāo)準(zhǔn)上，而SDI提供了驅(qū)動這一轉(zhuǎn)變的強(qiáng)制性技術(shù)。

串行接口一般采用差分結(jié)構(gòu)，利用幾百mV的差分信號，在收發(fā)端之間傳送數(shù)據(jù)。串行比并行相比：更節(jié)省PCB板的布線面積，增強(qiáng)空間利用率；差分信號增強(qiáng)了自身的EMI抗干擾能力，同時減少了對其他信號的干擾；低的電壓擺幅可以做到更高的速度，更小的功耗. 數(shù)字信號MIPI測試一致性測試帶有MIPI接口的新型傳感器;

MIPI-DSI接口IP設(shè)計與仿真

MIPI-DSI接口IP設(shè)計模擬部分采用定制方法，數(shù)字部分采用Veriloa語言描述，程序設(shè)計采用層次化設(shè)計方法，根據(jù)圖2所示是MIPI-DSI接口總體功能電路設(shè)計框圖，編寫系統(tǒng)spec和模塊spec，設(shè)定各個功能模塊的互連接目，每個模塊的數(shù)據(jù)流外理都采用有限狀態(tài)機(jī)進(jìn)行描述。MIPLDSI在上由初始化時外干閑苦狀態(tài)，總線都處于LP-II狀態(tài)，當(dāng)檢測到主機(jī)發(fā)送序列時，從機(jī)接收序列，并判斷開始進(jìn)入哪種工作模式，主要有高速接收、Escape模式和反向傳輸(Turnaround)模式。

設(shè)計的頂層模塊，為頂層模塊搭建測試平臺的初始化環(huán)境，根據(jù)MIPI協(xié)議描述的DSI接口的各個功能，編寫測試激勵testcase，通過建立虛擬主機(jī)發(fā)送端，建立虛擬顯示驅(qū)動接收端，搭建起系統(tǒng)的驗證平臺，仿真結(jié)果

2，MIPID-PHY測試項目

(1)DataLaneHS-TXDifferentialVoltages

(2)DataLaneHS-TXDifferentialVoltageMismatch

(3)DataLaneHS-TXSingle-EndedOutputHighVoltages(

4)DataLaneHS-TXStaticCommon-ModeVoltages

(5)DataLaneHS-TXStaticCommon-ModeVoltageMismatchΔV_CMTX(1,0)

(6)DataLaneHS-TXDynamicCommon-LevelVariationsBetween50-450MHz

(7)1.3.10DataLaneHS-TXDynamicCommon-LevelVariationsAbove450MHz

(8)DataLaneHS-TX20%-80%RiseTime

(9)DataLaneHS-TX80%-20%FallTime

(10)DataLaneHSEntry:T_LPXValue

(11)DataLaneHSEntry:T_HS-PREPAREValue

(12)DataLaneHSEntry:T_HS-PREPARE+T_HS-ZEROValue

(13)DataLaneHSExit:T_HS-TRAILValue

(14)DataLaneHSExit:30%-85%Post-EoTRiseTimeT_REOT

(15)DataLaneHSExit:T_EOTValue

(16)DataLaneHSExit:T_HS-EXITValue

(17)HSEntry:T_CLK-PREValue

(18)HSExit:T_CLK-POSTValue

(19)HSClockRisingEdgeAlignmenttoFirstPayloadBit

(ata-to-ClockSkew(T_SKEW[TX])

(21)ClockLaneHSClockInstantaneous:UI_INSTValue

(22)ClockLaneHSClockDeltaUI:(ΔUI)Value MIPI CSI/DSI接口從物理層到協(xié)議層的整體測試方案；

MIPIMobileIndustryProcessorInterface是2003年由ARM,Nokia,STTI等公司成立的一個聯(lián)盟)，目的是把手機(jī)內(nèi)部的接口如攝像頭、顯示屏接口、射頻基帶接口等標(biāo)準(zhǔn)化，從而減少手機(jī)設(shè)計的復(fù)雜程度和增加設(shè)計靈活性。MIPI聯(lián)盟下面有不同的WorkGroup，分別定義了一系列的手機(jī)內(nèi)部接口標(biāo)準(zhǔn)比如攝像頭接口CSI、顯示接口DSI、射頻接口DigRF、麥克風(fēng)喇叭接口SLIMbus等。統(tǒng)一接口標(biāo)準(zhǔn)的好處是手機(jī)廠商根據(jù)需要可以從市面上靈活選擇不同的芯片和模組，更改設(shè)計和功能時更加快捷方便。。時鐘線的LP信號質(zhì)量測試；數(shù)字信號MIPI測試一致性測試

HS模式下時鐘和數(shù)據(jù)線間的時序關(guān)系測試；數(shù)字信號MIPI測試一致性測試

MIPI-DSI接口電路構(gòu)架

MIPI-DSI從機(jī)接口電路主要包括4個模塊:物理傳輸層模塊、通道管理層模塊、協(xié)議層模塊以及應(yīng)用層模塊。

物理傳輸層:接收時鐘通道、數(shù)據(jù)通道0和數(shù)據(jù)通道1的高擺幅低功耗序列信號，并進(jìn)行序列檢測，當(dāng)檢測到高速接收請求時，時鐘通道接收高速率低擺幅的差分DDR時鐘信號，并進(jìn)行四分頻為數(shù)據(jù)處理邏輯提供并行數(shù)據(jù)傳輸時鐘，數(shù)據(jù)通道接收高速率低擺幅的差分?jǐn)?shù)據(jù)信號，并進(jìn)行串并轉(zhuǎn)換輸出8位的并行數(shù)據(jù)到通道管理層，數(shù)據(jù)通道0在檢測進(jìn)入Escape模式時，則接收高擺幅低速率的數(shù)據(jù)和命令，并進(jìn)行串并轉(zhuǎn)換輸出到通道管理層;在檢測到TA(turnaround)請求時，則將從機(jī)的數(shù)據(jù)或命令進(jìn)行串行化，以數(shù)據(jù)通道0發(fā)送給主機(jī)。 數(shù)字信號MIPI測試一致性測試