福建HDMI測(cè)試數(shù)字信號(hào)測(cè)試

為了提高串行數(shù)據(jù)傳輸?shù)目煽啃?，現(xiàn)在很多更高速率的數(shù)字接口采用對(duì)數(shù)據(jù)進(jìn)行編碼后再做并/串轉(zhuǎn)換的方式。編碼的方式有很多，如8b/9b編碼、8b/10b編碼、64b/66b編碼、128b/130b編碼等，下面以當(dāng)下流行的ANSI8b/10b編碼為例進(jìn)行介紹。

在ANSI8b/10b編碼方式中，8bit的數(shù)據(jù)先通過(guò)相應(yīng)的編碼規(guī)則轉(zhuǎn)換成10bit的數(shù)據(jù)，再進(jìn)行并/串轉(zhuǎn)換；接收端收到信號(hào)后先把串行數(shù)據(jù)進(jìn)行串/并轉(zhuǎn)換得到10bit的數(shù)據(jù)，再通過(guò)10bit到8bit的解碼得到原始傳輸?shù)?bit數(shù)據(jù)。因此，如果發(fā)送端并行側(cè)的數(shù)據(jù)速率是8bit×100Mbps,通過(guò)8b/10b編碼和并/串轉(zhuǎn)換后的串行側(cè)的數(shù)據(jù)速率就是1bit×1Gbps。8b/10b編碼方法早由IBM發(fā)明，后來(lái)成為ANSI標(biāo)準(zhǔn)的一部分(ANSIX3.230-1994,clause11),并在通信和計(jì)算機(jī)總線上廣泛應(yīng)用。表1.1是ANSI8b/10b編碼表的一部分，以數(shù)據(jù)0x00為例， 數(shù)字信號(hào)抖動(dòng)的成因（Root Cause of Jitter）;福建HDMI測(cè)試數(shù)字信號(hào)測(cè)試

對(duì)于并行總線來(lái)說(shuō)，更致命的是這種總線上通常掛有多個(gè)設(shè)備，且讀寫共用，各種信號(hào)分叉造成的反射問(wèn)題使得信號(hào)質(zhì)量進(jìn)一步惡化。

為了解決并行總線占用尺寸過(guò)大且對(duì)布線等長(zhǎng)要求過(guò)于苛刻的問(wèn)題，隨著芯片技術(shù)的發(fā)展和速度的提升，越來(lái)越多的數(shù)字接口開始采用串行總線。所謂串行總線，就是并行的數(shù)據(jù)在總線上不再是并行地傳輸，而是時(shí)分復(fù)用在一根或幾根線上傳輸。比如在并行總線上 傳輸1Byte的數(shù)據(jù)寬度需要8根線，而如果把這8根線上的信號(hào)時(shí)分復(fù)用在一根線上就可 以減少需要的走線數(shù)量，同時(shí)也不需要再考慮8根線之間的等長(zhǎng)關(guān)系。 河北眼圖測(cè)試數(shù)字信號(hào)測(cè)試什么是模擬信號(hào)和數(shù)字信號(hào)是什么。

對(duì)于真實(shí)的數(shù)據(jù)信號(hào)來(lái)說(shuō)，其頻譜會(huì)更加復(fù)雜一些。比如偽隨機(jī)序列(PRBS)碼流的頻譜的包絡(luò)類似一個(gè)sinc函數(shù)。圖1.4是用同一個(gè)發(fā)送芯片分別產(chǎn)生的800Mbps和2.5Gbps的PRBS信號(hào)的頻譜，可以看到雖然輸出數(shù)據(jù)速率不一樣，但是信號(hào)的主要頻譜能量集中在4GHz以內(nèi)，也并不見得2.5Gbps信號(hào)的高頻能量就比800Mbps的高很多。

頻譜儀是對(duì)信號(hào)能量的頻率分布進(jìn)行分析的準(zhǔn)確的工具，數(shù)字工程師可以借助頻譜分析儀對(duì)被測(cè)數(shù)字信號(hào)的頻譜分布進(jìn)行分析。當(dāng)沒(méi)有頻譜儀可用時(shí)，我們通常根據(jù)數(shù)字信號(hào)的上升時(shí)間估算被測(cè)信號(hào)的頻譜能量：

信號(hào)的比較高頻率成分=0.5/信號(hào)上升時(shí)間(10%～90%)

或者當(dāng)使用20%～80%的上升時(shí)間標(biāo)準(zhǔn)時(shí)，計(jì)算公式如下：

信號(hào)的比較高頻率成分=0.4/信號(hào)上升時(shí)間(20%～80%)

為了提高信號(hào)在高速率、長(zhǎng)距離情況下傳輸?shù)目煽啃?，大部分高速的?shù)字串行總線都會(huì)采用差分信號(hào)進(jìn)行信號(hào)傳輸。差分信號(hào)是用一對(duì)反相的差分線進(jìn)行信號(hào)傳輸，發(fā)送端采用差分的發(fā)送器，接收端相應(yīng)采用差分的接收器。圖1.13是一個(gè)差分線的傳輸模型及真實(shí)的差分PCB走線。

采用差分傳輸方式后，由于差分線對(duì)中正負(fù)信號(hào)的走線是緊密耦合在一起的，所以外界噪聲對(duì)于兩根信號(hào)線的影響是一樣的。而在接收端，由于其接收器是把正負(fù)信號(hào)相減的結(jié)果作為邏輯判決的依據(jù)，因此即使信號(hào)線上有嚴(yán)重的共模噪聲或者地電平的波動(dòng)，對(duì)于的邏輯電平判決影響很小。相對(duì)于單端傳輸方式，差分傳輸方式的抗干擾、抗共模噪聲能力 提高。 數(shù)字信號(hào)帶寬用每bit占用的時(shí)間間隔的倒數(shù)來(lái)近似表示，傳輸速率的單位是bit/s，傳輸速率=傳輸信號(hào)的帶寬。

時(shí)域數(shù)字信號(hào)轉(zhuǎn)換得到的頻域信號(hào)如果起來(lái)，則可以復(fù)現(xiàn)原來(lái)的時(shí)域信號(hào)。

描繪了直流頻率分量加上基頻頻率分量與直流頻域分量加上基頻和3倍頻頻率分量，以及5倍頻率分量成的時(shí)域信號(hào)之間的差別，我們可以看到不同頻域分量的所造成的時(shí)域信號(hào)邊沿的差別。頻域里包含的頻域分量越多，這些頻域分量成的時(shí)域信號(hào)越接近 真實(shí)的數(shù)字信號(hào)，高頻諧波分量主要影響信號(hào)邊沿時(shí)間，低頻的分量影響幅度。當(dāng)然，如果 時(shí)域數(shù)字信號(hào)轉(zhuǎn)變岀的一個(gè)個(gè)頻率點(diǎn)的正弦波都疊加起來(lái)，則可以完全復(fù)現(xiàn)原來(lái)的時(shí)域 數(shù)字信號(hào)。其中復(fù)原信號(hào)的不連續(xù)點(diǎn)的震蕩被稱為吉布斯震蕩現(xiàn)象。 波形參數(shù)測(cè)試室數(shù)字信號(hào)測(cè)試常用的測(cè)量方法，隨著數(shù)字信號(hào)速率的提高，波形參數(shù)的測(cè)量方法越來(lái)越不適用了。海南數(shù)字信號(hào)數(shù)字信號(hào)測(cè)試

數(shù)字信號(hào)上升時(shí)間是示波器中進(jìn)行上升時(shí)間測(cè)量例子，光標(biāo)交叉點(diǎn)指示出上升時(shí)間測(cè)量的起始點(diǎn)和結(jié)束點(diǎn)的位置；福建HDMI測(cè)試數(shù)字信號(hào)測(cè)試

值得注意的是，在同步電路中，如果要得到穩(wěn)定的邏輯狀態(tài)，對(duì)于采樣時(shí)鐘和信號(hào)間的時(shí)序關(guān)系是有要求的。比如，如果時(shí)鐘的有效邊沿正好對(duì)應(yīng)到數(shù)據(jù)的跳變區(qū)域附近，可能會(huì)采樣到不可靠的邏輯狀態(tài)。數(shù)字電路要得到穩(wěn)定的邏輯狀態(tài)，通常都要求在采樣時(shí)鐘有效邊沿到來(lái)時(shí)被采信號(hào)已經(jīng)提前建立一個(gè)新的邏輯狀態(tài)，這個(gè)提前的時(shí)間通常稱為建立時(shí)間(SetupTime);同樣，在采樣時(shí)鐘的有效邊沿到來(lái)后，被采信號(hào)還需要保持這個(gè)邏輯狀態(tài)一定時(shí)間以保證采樣數(shù)據(jù)的穩(wěn)定，這個(gè)時(shí)間通常稱為保持時(shí)間(HoldTime)。如圖1.6所示是一個(gè)典型的D觸發(fā)器對(duì)建立和保持時(shí)間的要求。Data信號(hào)在CLK信號(hào)的有效邊沿到來(lái)t、前必須建立穩(wěn)定的邏輯狀態(tài)，在CLK有效邊沿到來(lái)后還要保持當(dāng)前邏輯狀態(tài)至少tn這么久，否則有可能造成數(shù)據(jù)采樣的錯(cuò)誤。福建HDMI測(cè)試數(shù)字信號(hào)測(cè)試